HS V1.0|#50|50|100|false|0.5|1000|true|red|green|#33|#sim.lib.wires.ThinWire|null|9|0|24|13|1|#sim.lib.wires.ThinWire|null|9|0|15|13|1|#sim.lib.wires.ThinWire|null|9|0|6|13|1|#sim.lib.wires.ThinWire|null|0|5|33|8|1|#sim.lib.wires.ThinWire|null|1|0|33|8|1|#sim.lib.wires.ThinWire|null|2|0|32|10|1|#sim.lib.wires.ThinWire|null|1|0|33|6|1|#sim.lib.wires.ThinWire|null|1|0|32|6|1|#sim.lib.wires.ThinWire|null|2|0|23|10|1|#sim.lib.wires.ThinWire|null|0|5|24|8|1|#sim.lib.wires.ThinWire|null|1|0|24|8|1|#sim.lib.wires.ThinWire|null|1|0|24|6|1|#sim.lib.wires.ThinWire|null|1|0|23|6|1|#sim.lib.wires.ThinWire|null|2|0|14|10|1|#sim.lib.wires.ThinWire|null|0|5|15|8|1|#sim.lib.wires.ThinWire|null|1|0|15|8|1|#sim.lib.wires.ThinWire|null|1|0|15|6|1|#sim.lib.wires.ThinWire|null|1|0|14|6|1|#sim.lib.wires.ThinWire|null|2|0|5|10|1|#sim.lib.wires.ThinWire|null|2|0|5|6|1|#sim.lib.wires.ThinWire|null|0|5|6|8|1|#sim.lib.wires.ThinWire|null|1|0|6|8|1|#sim.lib.sorces.Clock|null|4|4|2|11|0|false|4.0|#sim.lib.gates.GateNOT|null|2|4|4|6|270|false|1.0|#sim.lib.sorces.Constant|null|6|4|2|2|270|false|true|#sim.lib.outputs.Led|null|4|4|13|2|270|false|red|green|true|#sim.lib.outputs.Led|null|4|4|22|2|270|false|red|green|true|#sim.lib.outputs.Led|null|4|4|31|2|270|false|red|green|true|#sim.lib.outputs.Led|null|4|4|39|2|270|false|red|green|true|#sim.lib.memory.JKflipflop|null|7|6|34|5|1.0|false|false|true|#sim.lib.memory.JKflipflop|null|7|6|25|5|1.0|false|false|true|#sim.lib.memory.JKflipflop|null|7|6|16|5|1.0|false|false|true|#sim.lib.memory.JKflipflop|null|7|6|7|5|1.0|false|false|true|#