HS V1.0|#56|42|75|false|10.0|400|true|red|green|#115|#sim.lib.wires.FatWire|null|0|3|25|14|3|#sim.lib.wires.FatWire|null|10|0|24|4|8|#sim.lib.wires.FatWire|null|18|0|34|4|8|#sim.lib.wires.ThinWire|null|0|13|47|23|1|#sim.lib.wires.ThinWire|null|2|0|18|28|1|#sim.lib.wires.ThinWire|null|0|2|21|28|1|#sim.lib.wires.ThinWire|null|0|6|22|28|1|#sim.lib.wires.ThinWire|null|13|0|9|34|1|#sim.lib.wires.ThinWire|null|9|0|21|22|1|#sim.lib.wires.ThinWire|null|6|0|41|36|1|#sim.lib.wires.ThinWire|null|0|34|41|2|1|#sim.lib.wires.FatWire|null|4|0|7|4|8|#sim.lib.wires.FatWire|null|4|0|13|6|8|#sim.lib.wires.FatWire|null|0|1|13|6|8|#sim.lib.wires.FatWire|null|4|0|9|6|8|#sim.lib.wires.FatWire|null|0|1|9|6|8|#sim.lib.wires.FatWire|null|4|0|5|6|8|#sim.lib.wires.FatWire|null|0|1|5|6|8|#sim.lib.wires.FatWire|null|0|1|17|6|8|#sim.lib.wires.FatWire|null|1|0|8|14|8|#sim.lib.wires.FatWire|null|0|1|8|14|8|#sim.lib.wires.FatWire|null|0|1|9|14|8|#sim.lib.wires.FatWire|null|7|0|9|14|8|#sim.lib.wires.FatWire|null|0|1|16|14|8|#sim.lib.wires.FatWire|null|0|2|10|13|8|#sim.lib.wires.FatWire|null|9|0|10|13|8|#sim.lib.wires.FatWire|null|0|3|11|12|8|#sim.lib.wires.FatWire|null|5|0|6|12|8|#sim.lib.wires.FatWire|null|0|1|6|11|8|#sim.lib.wires.FatWire|null|0|4|13|11|8|#sim.lib.wires.FatWire|null|3|0|10|11|8|#sim.lib.wires.FatWire|null|0|4|15|11|8|#sim.lib.wires.FatWire|null|2|0|15|11|8|#sim.lib.wires.FatWire|null|0|4|14|11|8|#sim.lib.wires.FatWire|null|0|3|7|4|8|#sim.lib.wires.FatWire|null|0|3|11|4|8|#sim.lib.wires.FatWire|null|4|0|11|4|8|#sim.lib.wires.FatWire|null|0|3|15|4|8|#sim.lib.wires.FatWire|null|4|0|15|4|8|#sim.lib.wires.FatWire|null|0|9|19|4|8|#sim.lib.wires.FatWire|null|7|0|18|17|3|#sim.lib.wires.ThinWire|null|9|0|12|30|1|#sim.lib.wires.ThinWire|null|0|7|18|21|1|#sim.lib.wires.FatWire|null|0|6|34|11|8|#sim.lib.wires.FatWire|null|5|0|19|4|8|#sim.lib.wires.FatWire|null|6|0|34|35|8|#sim.lib.wires.FatWire|null|1|0|35|24|8|#sim.lib.wires.FatWire|null|1|0|31|20|8|#sim.lib.wires.FatWire|null|0|11|40|24|8|#sim.lib.wires.ThinWire|null|0|14|25|21|1|#sim.lib.wires.ThinWire|null|0|1|44|23|1|#sim.lib.wires.FatWire|null|0|5|36|19|8|#sim.lib.wires.FatWire|null|4|0|36|24|8|#sim.lib.wires.FatWire|null|2|0|34|17|8|#sim.lib.wires.FatWire|null|0|3|34|17|8|#sim.lib.wires.ThinWire|null|16|0|9|37|1|#sim.lib.wires.ThinWire|null|0|14|17|22|1|#sim.lib.wires.ThinWire|null|8|0|9|36|1|#sim.lib.wires.ThinWire|null|10|0|31|36|1|#sim.lib.wires.FatWire|null|0|14|52|4|8|#sim.lib.wires.ThinWire|null|0|24|29|7|1|#sim.lib.wires.ThinWire|null|20|0|9|31|1|#sim.lib.wires.ThinWire|null|0|8|39|7|1|#sim.lib.wires.ThinWire|null|11|0|28|15|1|#sim.lib.wires.ThinWire|null|0|18|28|15|1|#sim.lib.wires.ThinWire|null|19|0|9|33|1|#sim.lib.wires.ThinWire|null|0|7|39|31|1|#sim.lib.wires.ThinWire|null|29|0|10|38|1|#sim.lib.wires.ThinWire|null|0|6|10|32|1|#sim.lib.wires.ThinWire|null|1|0|9|32|1|#sim.lib.wires.ThinWire|null|0|18|42|21|1|#sim.lib.wires.ThinWire|null|4|0|38|21|1|#sim.lib.wires.ThinWire|null|31|0|11|39|1|#sim.lib.wires.ThinWire|null|0|4|11|35|1|#sim.lib.wires.ThinWire|null|2|0|9|35|1|#sim.lib.wires.FatWire|null|2|0|40|18|8|#sim.lib.wires.ThinWire|null|19|0|5|2|1|#sim.lib.wires.FatWire|null|1|0|2|4|8|#sim.lib.wires.FatWire|null|0|2|2|4|8|#sim.lib.wires.FatWire|null|10|0|2|26|8|#sim.lib.wires.FatWire|null|3|0|2|6|8|#sim.lib.wires.FatWire|null|0|8|2|6|8|#sim.lib.wires.FatWire|null|6|0|2|14|8|#sim.lib.wires.FatWire|null|0|12|2|14|8|#sim.lib.wires.ThinWire|null|0|1|50|23|1|#sim.lib.wires.ThinWire|null|6|0|44|24|1|#sim.lib.wires.ThinWire|null|13|0|28|2|1|#sim.lib.wires.Fat2FatSplitter|null|3|3|23|11|270|false|8|0|2|#sim.lib.memory.Ram|null|10|7|42|16|CPU2.mem|8|256|12.0|12.0|1.0|8.0|1.0|4.0|4.0|1.0|10.5|2.0|7.0|0.5|0.1|3.5|0.5|0.5|#sim.lib.others.TristateBuffer|null|4|3|3|2|0|false|0.1|8|#sim.lib.functions.EqualTo|null|2|4|11|26|1.0|8|0|#sim.lib.memory.Register|null|10|7|7|19|1.0|8|ACCU|00000000|00|#sim.lib.functions.Add|null|6|4|3|7|1.0|8|#sim.lib.functions.BitwiseOr|null|6|4|7|7|1.0|8|#sim.lib.functions.BitwiseAnd|null|6|4|11|7|1.0|8|#sim.lib.functions.Complement|null|2|4|16|7|1.0|8|#sim.lib.others.Multiplexer|null|12|4|6|15|270|false|8|8|1.0|#sim.lib.memory.Register|null|10|7|19|4|1.0|8|Code Register|00000000|00|#sim.lib.functions.EqualTo|null|2|4|17|17|1.0|3|7|#sim.lib.gates.GateAND|null|4|6|19|22|270|true|1.0|3|false|000|#sim.lib.memory.Register|null|10|7|29|4|1.0|8|Address|00000000|00|#sim.lib.others.Multiplexer|null|6|4|30|20|90|true|2|8|1.0|#sim.lib.sorces.BusConstant|null|5|4|29|16|270|false|1|8|#sim.lib.others.Multiplexer|null|4|6|36|15|0|true|2|8|1.0|#sim.lib.functions.Add|null|6|4|31|24|1.0|8|#sim.lib.memory.Register|null|10|7|29|28|1.0|8|PC|00000000|00|#sim.lib.sorces.Clock|null|4|4|1|32|0|false|10.0|#sim.lib.others.PulseGenerator|null|4|8|5|30|14|7|1.0|01000000000000000100000000010000010000000000000000000111000000011111000000000001000000000000000100|#sim.lib.functions.EqualTo|null|2|4|24|17|1.0|3|6|#sim.lib.gates.GateAND|null|6|4|25|34|0|true|0.0|2|true|00|#sim.lib.sorces.Constant|null|6|4|47|24|270|true|true|#sim.lib.outputs.BusLed|null|4|4|30|26|0|false|8|#sim.lib.outputs.BusLed|null|4|4|8|17|0|false|8|#sim.lib.gates.GateNOT|null|4|2|24|1|180|true|0.1|#sim.lib.outputs.BusLed|null|4|4|50|0|270|false|8|#