HS V1.0|#50|50|100|true|0.5|1000|true|red|green|#46|#sim.lib.wires.ThinWire|null|1|0|41|10|1|#sim.lib.wires.ThinWire|null|21|0|7|14|1|#sim.lib.wires.ThinWire|null|3|0|26|3|1|#sim.lib.wires.ThinWire|null|2|0|27|12|1|#sim.lib.wires.ThinWire|null|0|4|28|10|1|#sim.lib.wires.ThinWire|null|1|0|28|10|1|#sim.lib.wires.ThinWire|null|0|7|26|3|1|#sim.lib.wires.ThinWire|null|1|0|25|10|1|#sim.lib.wires.ThinWire|null|3|0|24|5|1|#sim.lib.wires.ThinWire|null|0|7|27|5|1|#sim.lib.wires.ThinWire|null|7|0|18|7|1|#sim.lib.wires.ThinWire|null|6|0|18|8|1|#sim.lib.wires.ThinWire|null|0|3|24|5|1|#sim.lib.wires.ThinWire|null|0|3|25|7|1|#sim.lib.wires.ThinWire|null|1|0|24|10|1|#sim.lib.wires.ThinWire|null|1|0|6|14|1|#sim.lib.wires.ThinWire|null|1|0|7|3|1|#sim.lib.wires.ThinWire|null|5|0|7|10|1|#sim.lib.wires.ThinWire|null|4|0|8|12|1|#sim.lib.wires.ThinWire|null|0|9|8|3|1|#sim.lib.wires.ThinWire|null|1|0|41|5|1|#sim.lib.wires.ThinWire|null|0|3|42|5|1|#sim.lib.wires.ThinWire|null|7|0|35|8|1|#sim.lib.wires.ThinWire|null|0|1|35|8|1|#sim.lib.wires.ThinWire|null|0|3|41|7|1|#sim.lib.wires.ThinWire|null|6|0|35|7|1|#sim.lib.wires.ThinWire|null|0|1|35|6|1|#sim.lib.wires.ThinWire|null|0|5|29|5|1|#sim.lib.wires.ThinWire|null|0|1|18|8|1|#sim.lib.wires.ThinWire|null|0|1|18|6|1|#sim.lib.wires.ThinWire|null|0|5|12|5|1|#sim.lib.memory.Dflipflop|null|7|6|9|17|1.0|false|false|#sim.lib.sorces.Clock|null|4|4|2|12|0|false|4.0|#sim.lib.gates.GateNOT|null|2|4|6|10|90|false|1.0|#sim.lib.gates.GateNOT|null|4|2|8|2|0|false|1.0|#sim.lib.sorces.Constant|null|6|4|1|1|0|false|false|#sim.lib.outputs.Led|null|4|4|42|8|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|42|3|180|true|red|green|true|#sim.lib.gates.GateOR|null|6|4|35|8|0|false|1.0|2|true|00|#sim.lib.gates.GateOR|null|6|4|35|3|0|false|1.0|2|true|00|#sim.lib.gates.GateAND|null|6|4|29|9|0|false|1.0|2|false|00|#sim.lib.gates.GateAND|null|6|4|29|2|0|false|1.0|2|false|00|#sim.lib.gates.GateOR|null|6|4|18|8|0|false|1.0|2|true|00|#sim.lib.gates.GateOR|null|6|4|18|3|0|false|1.0|2|true|00|#sim.lib.gates.GateAND|null|6|4|12|2|0|false|1.0|2|false|00|#sim.lib.gates.GateAND|null|6|4|12|9|0|false|1.0|2|false|00|#