HS V1.0|#50|50|100|false|0.5|1000|true|red|green|#58|#sim.lib.wires.ThinWire|null|1|0|19|30|1|#sim.lib.wires.ThinWire|null|2|0|9|22|1|#sim.lib.wires.ThinWire|null|0|1|12|38|1|#sim.lib.wires.ThinWire|null|0|1|12|35|1|#sim.lib.wires.ThinWire|null|1|0|7|26|1|#sim.lib.wires.ThinWire|null|2|0|7|22|1|#sim.lib.wires.ThinWire|null|12|0|7|30|1|#sim.lib.wires.ThinWire|null|0|3|8|26|1|#sim.lib.wires.ThinWire|null|6|0|26|24|1|#sim.lib.wires.ThinWire|null|9|0|17|31|1|#sim.lib.wires.ThinWire|null|0|3|17|28|1|#sim.lib.wires.ThinWire|null|1|0|9|8|1|#sim.lib.wires.ThinWire|null|1|0|9|4|1|#sim.lib.wires.ThinWire|null|0|4|9|4|1|#sim.lib.wires.ThinWire|null|2|0|8|6|1|#sim.lib.wires.ThinWire|null|2|0|8|10|1|#sim.lib.wires.ThinWire|null|0|4|8|6|1|#sim.lib.wires.ThinWire|null|2|0|7|4|1|#sim.lib.wires.ThinWire|null|1|0|7|10|1|#sim.lib.wires.ThinWire|null|1|0|10|24|1|#sim.lib.wires.ThinWire|null|1|0|10|29|1|#sim.lib.wires.ThinWire|null|0|5|10|24|1|#sim.lib.wires.ThinWire|null|2|0|9|27|1|#sim.lib.wires.ThinWire|null|0|5|9|22|1|#sim.lib.wires.ThinWire|null|2|0|8|29|1|#sim.lib.wires.ThinWire|null|1|0|19|25|1|#sim.lib.wires.ThinWire|null|0|5|19|25|1|#sim.lib.wires.ThinWire|null|2|0|18|28|1|#sim.lib.wires.ThinWire|null|2|0|18|23|1|#sim.lib.wires.ThinWire|null|0|5|18|23|1|#sim.lib.wires.ThinWire|null|1|0|17|23|1|#sim.lib.outputs.Led|null|4|4|3|36|0|false|red|green|true|#sim.lib.outputs.Led|null|4|4|3|34|0|false|red|green|true|#sim.lib.sorces.Constant|null|6|4|12|37|180|true|true|#sim.lib.sorces.Constant|null|6|4|12|35|180|true|true|#sim.lib.sorces.Constant|null|6|4|12|33|180|true|true|#sim.lib.outputs.Led|null|4|4|32|28|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|32|22|180|true|red|green|true|#sim.lib.sorces.Constant|null|6|4|1|28|0|false|true|#sim.lib.sorces.Constant|null|6|4|1|24|0|false|true|#sim.lib.sorces.Constant|null|6|4|1|20|0|false|true|#sim.lib.gates.GateOR|null|6|4|26|28|0|false|1.0|2|false|00|#sim.lib.others.HalfAdder|null|5|4|7|14|1.0|#sim.lib.gates.GateXOR|null|6|4|10|3|0|false|1.0|false|false|false|#sim.lib.gates.GateAND|null|6|4|10|7|0|false|1.0|2|false|00|#sim.lib.sorces.Constant|null|6|4|1|8|0|false|true|#sim.lib.sorces.Constant|null|6|4|1|2|0|false|false|#sim.lib.outputs.Led|null|4|4|16|7|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|16|3|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|3|13|0|false|red|green|true|#sim.lib.outputs.Led|null|4|4|3|15|0|false|red|green|true|#sim.lib.sorces.Constant|null|6|4|12|13|180|true|false|#sim.lib.sorces.Constant|null|6|4|12|15|180|true|true|#sim.lib.others.FullAdder|null|5|4|7|35|1.0|#sim.lib.gates.GateXOR|null|6|4|11|21|0|false|1.0|false|false|false|#sim.lib.gates.GateXOR|null|6|4|20|22|0|false|1.0|false|false|false|#sim.lib.gates.GateAND|null|6|4|11|26|0|false|1.0|2|false|00|#sim.lib.gates.GateAND|null|6|4|20|27|0|false|1.0|2|false|00|#