HS V1.0|#50|50|100|false|0.5|1000|true|red|green|#44|#sim.lib.wires.ThinWire|null|0|6|12|12|1|#sim.lib.wires.ThinWire|null|0|6|12|18|1|#sim.lib.wires.ThinWire|null|0|4|12|24|1|#sim.lib.wires.ThinWire|null|2|0|11|4|1|#sim.lib.wires.ThinWire|null|19|0|2|27|1|#sim.lib.wires.ThinWire|null|0|5|21|22|1|#sim.lib.wires.ThinWire|null|1|0|20|22|1|#sim.lib.wires.ThinWire|null|8|0|13|21|1|#sim.lib.wires.ThinWire|null|0|1|13|21|1|#sim.lib.wires.ThinWire|null|1|0|12|24|1|#sim.lib.wires.ThinWire|null|3|0|2|2|1|#sim.lib.wires.ThinWire|null|0|25|2|2|1|#sim.lib.wires.ThinWire|null|0|18|3|3|1|#sim.lib.wires.ThinWire|null|0|10|4|5|1|#sim.lib.wires.ThinWire|null|0|3|5|6|1|#sim.lib.wires.ThinWire|null|2|0|3|3|1|#sim.lib.wires.ThinWire|null|1|0|12|18|1|#sim.lib.wires.ThinWire|null|10|0|3|21|1|#sim.lib.wires.ThinWire|null|0|5|21|16|1|#sim.lib.wires.ThinWire|null|1|0|20|16|1|#sim.lib.wires.ThinWire|null|8|0|13|15|1|#sim.lib.wires.ThinWire|null|0|1|13|15|1|#sim.lib.wires.ThinWire|null|8|0|13|9|1|#sim.lib.wires.ThinWire|null|0|1|13|9|1|#sim.lib.wires.ThinWire|null|0|6|12|6|1|#sim.lib.wires.ThinWire|null|1|0|12|6|1|#sim.lib.wires.ThinWire|null|1|0|12|12|1|#sim.lib.wires.ThinWire|null|1|0|4|5|1|#sim.lib.wires.ThinWire|null|9|0|4|15|1|#sim.lib.wires.ThinWire|null|1|0|20|10|1|#sim.lib.wires.ThinWire|null|0|5|21|10|1|#sim.lib.wires.ThinWire|null|8|0|5|9|1|#sim.lib.wires.ThinWire|null|1|0|20|4|1|#sim.lib.wires.ThinWire|null|0|5|21|4|1|#sim.lib.outputs.Led|null|4|4|21|20|180|true|red|green|true|#sim.lib.memory.Dflipflop|null|7|6|13|21|0.0|false|false|#sim.lib.outputs.Led|null|4|4|21|14|180|true|red|green|true|#sim.lib.memory.Dflipflop|null|7|6|13|15|0.0|false|false|#sim.lib.gates.GateAND|null|6|6|5|1|0|false|0.0|4|false|1111|#sim.lib.outputs.Led|null|4|4|21|8|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|21|2|180|true|red|green|true|#sim.lib.memory.Dflipflop|null|7|6|13|9|0.0|false|false|#sim.lib.memory.Dflipflop|null|7|6|13|3|0.0|false|false|#sim.lib.sorces.Clock|null|4|4|10|28|270|true|0.5|#