HS V1.0|#40|30|100|false|5.0|360|false|red|green|#73|#sim.lib.wires.ThinWire|null|1|0|31|15|1|#sim.lib.wires.FatWire|null|2|0|19|2|8|#sim.lib.wires.FatWire|null|0|5|21|9|3|#sim.lib.wires.FatWire|null|3|0|18|14|3|#sim.lib.wires.FatWire|null|0|1|21|2|8|#sim.lib.wires.FatWire|null|0|4|33|6|11|#sim.lib.wires.FatWire|null|11|0|22|6|11|#sim.lib.wires.FatWire|null|0|6|23|10|8|#sim.lib.wires.FatWire|null|0|11|29|16|8|#sim.lib.wires.FatWire|null|6|0|23|27|8|#sim.lib.wires.ThinWire|null|2|0|28|23|1|#sim.lib.wires.ThinWire|null|6|0|25|15|1|#sim.lib.wires.ThinWire|null|0|3|28|23|1|#sim.lib.wires.ThinWire|null|19|0|9|26|1|#sim.lib.wires.ThinWire|null|0|5|17|19|1|#sim.lib.wires.ThinWire|null|8|0|9|24|1|#sim.lib.wires.FatWire|null|4|0|15|2|8|#sim.lib.wires.FatWire|null|0|2|15|2|8|#sim.lib.wires.FatWire|null|4|0|11|2|8|#sim.lib.wires.FatWire|null|0|2|11|2|8|#sim.lib.wires.FatWire|null|4|0|7|2|8|#sim.lib.wires.FatWire|null|0|2|7|2|8|#sim.lib.wires.FatWire|null|4|0|13|3|8|#sim.lib.wires.FatWire|null|0|1|13|3|8|#sim.lib.wires.FatWire|null|4|0|9|3|8|#sim.lib.wires.FatWire|null|0|1|9|3|8|#sim.lib.wires.FatWire|null|4|0|5|3|8|#sim.lib.wires.FatWire|null|0|1|5|3|8|#sim.lib.wires.FatWire|null|0|1|17|3|8|#sim.lib.wires.FatWire|null|1|0|8|11|8|#sim.lib.wires.FatWire|null|0|1|8|11|8|#sim.lib.wires.FatWire|null|0|1|9|11|8|#sim.lib.wires.FatWire|null|7|0|9|11|8|#sim.lib.wires.FatWire|null|0|1|16|11|8|#sim.lib.wires.FatWire|null|0|12|2|11|8|#sim.lib.wires.FatWire|null|6|0|2|11|8|#sim.lib.wires.FatWire|null|0|2|10|10|8|#sim.lib.wires.FatWire|null|9|0|10|10|8|#sim.lib.wires.FatWire|null|3|0|2|3|8|#sim.lib.wires.FatWire|null|0|8|2|3|8|#sim.lib.wires.FatWire|null|0|3|11|9|8|#sim.lib.wires.FatWire|null|5|0|6|9|8|#sim.lib.wires.FatWire|null|0|1|6|8|8|#sim.lib.wires.FatWire|null|0|4|13|8|8|#sim.lib.wires.FatWire|null|3|0|10|8|8|#sim.lib.wires.FatWire|null|0|4|15|8|8|#sim.lib.wires.FatWire|null|2|0|15|8|8|#sim.lib.wires.FatWire|null|0|4|14|8|8|#sim.lib.wires.FatWire|null|10|0|2|23|8|#sim.lib.wires.FatWire|null|0|8|19|2|8|#sim.lib.wires.FatWire|null|6|0|23|16|8|#sim.lib.wires.Fat2FatSplitter|null|3|3|20|6|90|true|11|8|10|#sim.lib.wires.Fat2FatSplitter|null|3|3|20|3|90|false|11|0|7|#sim.lib.outputs.BusLed|null|4|4|23|18|180|true|8|#sim.lib.outputs.BusLed|null|4|4|8|14|0|false|8|#sim.lib.outputs.BusLed|null|4|4|19|14|270|true|3|#sim.lib.outputs.BusLed|null|4|4|12|21|180|false|8|#sim.lib.outputs.BusLed|null|4|4|21|0|180|true|8|#sim.lib.outputs.Led|null|4|4|30|21|180|true|red|green|true|#sim.lib.outputs.Led|null|4|4|17|17|180|true|red|green|true|#sim.lib.sorces.Constant|null|6|4|32|13|180|true|true|#sim.lib.others.PulseGenerator|null|4|4|5|23|4|2|1.0|01000001|#sim.lib.sorces.Clock|null|4|4|1|23|0|false|10.0|#sim.lib.functions.Add|null|6|4|3|4|1.0|8|#sim.lib.functions.BitwiseOr|null|6|4|7|4|1.0|8|#sim.lib.functions.BitwiseAnd|null|6|4|11|4|1.0|8|#sim.lib.functions.Complement|null|2|4|16|4|1.0|8|#sim.lib.others.Multiplexer|null|12|4|6|12|270|false|8|8|1.0|#sim.lib.memory.Register|null|10|7|7|16|1.0|8|ACCU|00000000|00|#sim.lib.memory.Register|null|10|7|18|20|1.0|8|PC|00000000|00|#sim.lib.functions.Increment|null|4|4|21|16|1.0|8|#sim.lib.memory.Rom|null|10|7|23|8|CPU1.mem|11|256|12.0|12.0|1.0|8.0|1.0|4.0|4.0|1.0|#sim.lib.outputs.BusLed|null|5|4|33|4|180|false|11|#