V4.2|#26|24|100|false|0.5|1000|true|red|green|#44|#sim.lib.wires.FatWire|null|0|4|14|9|8|#sim.lib.wires.FatWire|null|2|0|15|9|8|#sim.lib.wires.FatWire|null|0|4|15|9|8|#sim.lib.wires.FatWire|null|3|0|10|9|8|#sim.lib.wires.FatWire|null|0|4|13|9|8|#sim.lib.wires.FatWire|null|0|1|6|9|8|#sim.lib.wires.FatWire|null|5|0|6|10|8|#sim.lib.wires.FatWire|null|0|3|11|10|8|#sim.lib.wires.FatWire|null|3|0|2|4|8|#sim.lib.wires.FatWire|null|0|8|19|3|8|#sim.lib.wires.FatWire|null|9|0|10|11|8|#sim.lib.wires.FatWire|null|0|2|10|11|8|#sim.lib.wires.FatWire|null|0|5|2|12|8|#sim.lib.wires.FatWire|null|6|0|2|12|8|#sim.lib.wires.FatWire|null|0|1|16|12|8|#sim.lib.wires.FatWire|null|7|0|9|12|8|#sim.lib.wires.FatWire|null|0|1|9|12|8|#sim.lib.wires.FatWire|null|0|1|8|12|8|#sim.lib.wires.FatWire|null|1|0|8|12|8|#sim.lib.wires.FatWire|null|0|1|17|4|8|#sim.lib.wires.FatWire|null|0|1|5|4|8|#sim.lib.wires.FatWire|null|4|0|5|4|8|#sim.lib.wires.FatWire|null|0|1|9|4|8|#sim.lib.wires.FatWire|null|4|0|9|4|8|#sim.lib.wires.FatWire|null|0|1|13|4|8|#sim.lib.wires.FatWire|null|4|0|13|4|8|#sim.lib.wires.FatWire|null|0|2|7|3|8|#sim.lib.wires.FatWire|null|4|0|7|3|8|#sim.lib.wires.FatWire|null|0|2|11|3|8|#sim.lib.wires.FatWire|null|4|0|11|3|8|#sim.lib.wires.FatWire|null|0|2|15|3|8|#sim.lib.wires.FatWire|null|4|0|15|3|8|#sim.lib.wires.FatWire|null|0|8|2|4|8|#sim.lib.wires.FatWire|null|10|0|2|17|8|#sim.lib.outputs.BusLed|null|4|4|12|15|180|true|8|#sim.lib.sorces.BusConstant|null|5|4|19|1|180|true|0|8|#sim.lib.sorces.BusConstant|null|4|4|18|13|180|true|0|3|#sim.lib.outputs.Led|null|4|4|8|19|0|false|red|green|true|#sim.lib.others.Multiplexer|null|12|4|6|13|270|false|8|8|1.0|#sim.lib.functions.Complement|null|2|4|16|5|1.0|8|#sim.lib.functions.BitwiseAnd|null|6|4|11|5|1.0|8|#sim.lib.functions.BitwiseOr|null|6|4|7|5|1.0|8|#sim.lib.functions.Add|null|6|4|3|5|1.0|8|#sim.lib.functions.EqualTo|null|2|4|11|17|1.0|8|0|#