V4.2|#59|44|75|false|10.0|400|true|red|green|#124|#sim.lib.wires.FatWire|null|3|0|23|19|3|#sim.lib.wires.FatWire|null|0|3|26|16|3|#sim.lib.wires.FatWire|null|4|0|19|19|3|#sim.lib.wires.FatWire|null|18|0|38|6|8|#sim.lib.wires.FatWire|null|11|0|27|6|8|#sim.lib.wires.ThinWire|null|22|0|9|36|1|#sim.lib.wires.ThinWire|null|0|6|31|30|1|#sim.lib.wires.ThinWire|null|0|6|23|23|1|#sim.lib.wires.ThinWire|null|4|0|30|24|1|#sim.lib.wires.ThinWire|null|0|4|17|26|1|#sim.lib.wires.ThinWire|null|2|0|19|23|1|#sim.lib.wires.FatWire|null|2|0|17|19|3|#sim.lib.wires.FatWire|null|0|3|17|19|3|#sim.lib.wires.FatWire|null|0|10|19|5|8|#sim.lib.wires.FatWire|null|5|0|14|5|8|#sim.lib.wires.FatWire|null|0|4|14|5|8|#sim.lib.wires.FatWire|null|4|0|23|6|8|#sim.lib.wires.FatWire|null|21|0|23|4|8|#sim.lib.wires.FatWire|null|6|0|8|5|8|#sim.lib.wires.FatWire|null|0|4|8|5|8|#sim.lib.wires.FatWire|null|6|0|6|8|8|#sim.lib.wires.FatWire|null|0|1|6|8|8|#sim.lib.wires.FatWire|null|0|1|12|8|8|#sim.lib.wires.FatWire|null|2|0|4|8|8|#sim.lib.wires.FatWire|null|0|1|4|8|8|#sim.lib.wires.ThinWire|null|0|15|21|8|1|#sim.lib.wires.ThinWire|null|0|4|45|4|1|#sim.lib.wires.FatWire|null|0|6|2|2|8|#sim.lib.wires.ThinWire|null|6|0|45|38|1|#sim.lib.wires.ThinWire|null|0|26|45|12|1|#sim.lib.wires.ThinWire|null|23|0|9|33|1|#sim.lib.wires.FatWire|null|6|0|38|13|8|#sim.lib.wires.FatWire|null|0|9|44|4|8|#sim.lib.wires.ThinWire|null|0|14|14|23|1|#sim.lib.wires.FatWire|null|41|0|2|2|8|#sim.lib.wires.ThinWire|null|6|0|48|26|1|#sim.lib.wires.ThinWire|null|0|1|54|25|1|#sim.lib.wires.FatWire|null|0|13|2|15|8|#sim.lib.wires.FatWire|null|3|0|2|15|8|#sim.lib.wires.FatWire|null|2|0|2|8|8|#sim.lib.wires.FatWire|null|0|7|2|8|8|#sim.lib.wires.FatWire|null|6|0|2|28|8|#sim.lib.wires.FatWire|null|2|0|44|20|8|#sim.lib.wires.ThinWire|null|2|0|9|37|1|#sim.lib.wires.ThinWire|null|0|4|11|37|1|#sim.lib.wires.ThinWire|null|35|0|11|41|1|#sim.lib.wires.ThinWire|null|4|0|42|23|1|#sim.lib.wires.ThinWire|null|0|18|46|23|1|#sim.lib.wires.ThinWire|null|1|0|9|34|1|#sim.lib.wires.ThinWire|null|0|6|10|34|1|#sim.lib.wires.ThinWire|null|33|0|10|40|1|#sim.lib.wires.ThinWire|null|0|7|43|33|1|#sim.lib.wires.ThinWire|null|24|0|9|35|1|#sim.lib.wires.ThinWire|null|0|18|33|17|1|#sim.lib.wires.ThinWire|null|0|8|43|9|1|#sim.lib.wires.ThinWire|null|0|24|32|9|1|#sim.lib.wires.ThinWire|null|4|0|9|38|1|#sim.lib.wires.ThinWire|null|0|14|13|24|1|#sim.lib.wires.ThinWire|null|5|0|9|39|1|#sim.lib.wires.FatWire|null|0|3|38|19|8|#sim.lib.wires.FatWire|null|2|0|38|19|8|#sim.lib.wires.FatWire|null|4|0|40|26|8|#sim.lib.wires.FatWire|null|0|5|40|21|8|#sim.lib.wires.ThinWire|null|0|1|48|25|1|#sim.lib.wires.FatWire|null|0|11|44|26|8|#sim.lib.wires.FatWire|null|1|0|35|22|8|#sim.lib.wires.FatWire|null|1|0|39|26|8|#sim.lib.wires.FatWire|null|6|0|38|37|8|#sim.lib.wires.FatWire|null|0|6|38|13|8|#sim.lib.wires.ThinWire|null|10|0|33|17|1|#sim.lib.wires.ThinWire|null|0|13|51|25|1|#sim.lib.wires.FatWire|null|0|4|56|2|8|#sim.lib.wires.FatWire|null|9|0|47|2|8|#sim.lib.wires.FatWire|null|7|0|12|15|8|#sim.lib.wires.FatWire|null|0|2|12|15|8|#sim.lib.wires.FatWire|null|0|2|11|15|8|#sim.lib.wires.FatWire|null|0|2|5|15|8|#sim.lib.wires.FatWire|null|4|0|6|15|8|#sim.lib.wires.FatWire|null|0|2|6|15|8|#sim.lib.wires.FatWire|null|0|2|10|15|8|#sim.lib.wires.ThinWire|null|9|0|8|32|1|#sim.lib.wires.FatWire|null|1|0|5|15|8|#sim.lib.wires.FatWire|null|1|0|11|15|8|#sim.lib.wires.FatWire|null|3|0|14|19|3|#sim.lib.wires.ThinWire|null|25|0|20|38|1|#sim.lib.wires.FatWire|null|0|4|4|13|8|#sim.lib.wires.FatWire|null|0|4|7|13|8|#sim.lib.wires.FatWire|null|4|0|9|13|8|#sim.lib.wires.FatWire|null|0|4|9|13|8|#sim.lib.wires.FatWire|null|0|14|56|6|8|#sim.lib.wires.Fat2FatSplitter|null|3|3|25|13|90|true|8|0|2|#sim.lib.memory.Ram|null|10|7|46|18|CPU3.mem|8|256|12.0|12.0|1.0|8.0|1.0|4.0|4.0|1.0|10.5|2.0|7.0|0.5|0.1|3.5|0.5|0.5|#sim.lib.gates.GateAND|null|4|6|28|24|270|true|0.5|2|false|00|#sim.lib.functions.EqualTo|null|2|4|16|22|1.0|3|5|#sim.lib.functions.EqualTo|null|2|4|18|19|1.0|3|0|#sim.lib.outputs.BusLed|null|4|4|12|15|270|false|3|#sim.lib.gates.GateOR|null|6|4|23|28|0|true|0.5|2|false|00|#sim.lib.others.Multiplexer|null|4|6|19|2|180|false|2|8|1.0|#sim.lib.gates.GateNOT|null|2|4|44|8|270|true|0.1|#sim.lib.outputs.BusLed|null|4|4|4|19|0|false|8|#sim.lib.outputs.BusLed|null|4|4|34|28|0|false|8|#sim.lib.outputs.BusLed|null|4|4|45|2|90|false|8|#sim.lib.sorces.Constant|null|6|4|51|26|270|true|true|#sim.lib.gates.GateAND|null|6|4|14|36|0|true|0.0|2|true|00|#sim.lib.functions.EqualTo|null|2|4|13|19|1.0|3|2|#sim.lib.others.PulseGenerator|null|4|8|5|32|14|7|1.0|01000000000000000100000000010000010000000000000000000111000000011111000000000001000000000000000100|#sim.lib.sorces.Clock|null|4|4|1|34|0|false|10.0|#sim.lib.memory.Register|null|10|7|33|30|1.0|8|PC|00000000|00|false|#sim.lib.functions.Add|null|6|4|35|26|1.0|8|#sim.lib.others.Multiplexer|null|4|6|40|17|0|true|2|8|1.0|#sim.lib.sorces.BusConstant|null|5|4|33|18|270|false|1|8|#sim.lib.others.Multiplexer|null|6|4|34|22|90|true|2|8|1.0|#sim.lib.memory.Register|null|10|7|33|6|1.0|8|Address|00000000|00|false|#sim.lib.gates.GateAND|null|6|4|17|29|0|true|1.0|2|false|00|#sim.lib.functions.EqualTo|null|2|4|22|19|1.0|3|6|#sim.lib.memory.Register|null|10|7|22|6|1.0|8|Code Register|00000000|00|false|#sim.lib.others.Multiplexer|null|12|4|2|17|270|false|8|8|1.0|#sim.lib.functions.Complement|null|2|4|3|9|1.0|8|#sim.lib.functions.BitwiseAnd|null|6|4|4|9|1.0|8|#sim.lib.functions.Add|null|6|4|10|9|1.0|8|#sim.lib.memory.Register|null|10|7|3|21|1.0|8|ACCU|00000000|00|false|#sim.lib.functions.EqualTo|null|2|4|7|28|1.0|8|0|#sim.lib.others.TristateBuffer|null|4|3|43|1|0|true|0.1|8|#sim.lib.outputs.BusLed|null|4|4|4|3|0|false|8|#